FPGA 플랫폼 구축 및 프로토타입 개발 (딥러닝 하드웨어 프로세서 IP 설계 및 개발 관련)

- 전임, 책임, 수석 연구원
- 5년 이상
- Verilog-HDL 기반 RTL 설계.
- Simulation Model 및 Testbench 설계.
- RTL Simulation 및 Verification.
- FPGA built in logic analyzer 사용 경험.(Chip Scope/SignalTap) 　
- Language: Python/Perl(Script), C/C++
- Vivado 또는 Synplify 또는 Quartus II 경험.

[우대 조건]
- 각종 FPGA interface block 사용 경력자.(LVDS, Single ended, DDR4 interface, PCIe, GTY/GTM 등)
- DSP slice/block 사용 경험. 　
- 대용량 FPGA 사용 경험.(Xilinx Virtex/Kintex, Altera: Stratix)
- ARM 기반 SoC 경력자.(AHB, AXI 관련 지식, SoC를 대용량 FPGA 포팅 가능자)
- FPGA와 연동하는 Daughter 보드 PCB 설계/개발 경력자.
- 각종 센서 interface 경력자.
- Firmware 개발, Embedded Linux 포팅 및 SW 개발, Device Driver 개발 경력자.
- Nios/MicroBlaze soft core 경력자.
- Xilinx Zynq FPGA 사용 경력자.
- 인공신경망 및 딥러닝 관련 지식 보유자.

- 원서 마감후 1차(서류) 합격자에 한하여 개별연락
- 이력서에 연락처, 희망연봉 게재
- 해외여행에 결격 사유가 없는 자