ASIC 개발 (Front-End)

- 해당분야 경력 2년 이상 / 신입도 가능
(신입은 전자공학 전공자)
- Synthesis & DFT & STA 수행 가능자(경력 ) 및 경험자 (신입)
- Design Complier, Prime Time or Prime Time-SI, TetraMax 등을 이용한 프로젝트 진행자
- Simulator 사용 가능자(경력) 및 경험자 (신입)
- NC-Verilog, Verilog-XL, Debussy 등
- ASIC(0.18 um, 0.13um, 90nm, 65nm 등 ) 경험자
- Primetime(synopsys의 EDA툴: STA) 사용차 최우대
- 국내외 Foundry에서 Front-End 경험자 우대

- 원서 마감후 1차(서류) 합격자에 한하여 개별연락
- 이력서에 연락처, 희망연봉 게재
- 해외여행에 결격 사유가 없는 자